

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-101364

(P2000-101364A)

(43) 公開日 平成12年4月7日 (2000.4.7)

(51) Int.Cl. ⁷	識別記号	F I	テーム(参考)
H 0 3 F	3/45	H 0 3 F	A 2 C 0 5 7
B 4 1 J	2/045	B 4 1 J	1 0 3 A 5 J 0 6 6
	2/055		

審査請求 未請求 請求項の数 4 O L (全 7 頁)

(21) 出願番号 特願平10-268572

(22) 出願日 平成10年9月22日 (1998.9.22)

(71) 出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72) 発明者 中川 智賢

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝マルチメディア技術研究所内

(74) 代理人 100077849

弁理士 須山 佐一

Fターム(参考) 2C057 AF54 AG44 AK09 AR16 BA14

5J066 AA01 AA12 AA17 CA36 CA75

CA78 CA91 FA09 FA17 HA00

HA02 HA08 HA19 HA25 KA04

KA09 KA12 MA06 MA21 ND01


ND14 ND22 ND23 PD02 SA00

(54) 【発明の名称】 ブリドライバ回路およびそれを用いたドライバ回路

(57) 【要約】

【課題】 低インピーダンス負荷を大振幅、高速駆動する、特にインクジェットプリンタに適した回路を提供する。

【解決手段】 電流源であるトランジスタQ3、Q3を負荷とする差動トランジスタ対Q1、Q2のそれぞれのコレクタ出力を、電流路I1、I2をカレントミラー回路CM1、CM2を介して共通エミッタに帰還する。これにより入力バイアスを任意に設定でき、電流源であるトランジスタQ3、Q3を制御することで電力制御を行い、低消費電力化を図ることができる。



【特許請求の範囲】

【請求項 1】 信号源から発生した信号を入力し、出力信号の位相または極性を制御する極性制御手段と、それぞれのベースに前記極性制御手段の出力を入力するとともに、電流源をそれぞれのコレクタ負荷とし、共通エミッタを備えた差動トランジスタ対と、それぞれ第 1 および第 2 の出力を有する第 1 および第 2 のカレントミラー回路に、前記差動トランジスタ対の各コレクタから出力される電流を入力するための第 1 および第 2 の電流路と、前記第 1 および第 2 のカレントミラー回路の第 1 の出力をそれぞれ前記差動トランジスタ対の共通エミッタに入力し、前記差動トランジスタ対のベースを入力とし、前記第 1 および第 2 のカレントミラー回路の第 2 の出力から差動電流出力を得る手段とからなることを特徴とするブリッドドライバー回路。

【請求項 2】 第 1 および第 2 の電流路手段は、ダイオード手段にて構成してなることを特徴とする請求項 1 に記載のブリッドドライバー回路。

【請求項 3】 信号源から発生した信号を入力し、出力信号の位相または極性を制御する極性制御手段と、それぞれのベースに前記極性制御手段の出力を入力するとともに、電流源をそれぞれのコレクタ負荷とし、共通エミッタを備えた差動トランジスタ対と、それぞれ第 1 および第 2 の出力を有する第 1 および第 2 のカレントミラー回路に、前記差動トランジスタ対の各コレクタから出力される電流を入力するための第 1 および第 2 の電流路と、この第 1 および第 2 のカレントミラー回路の第 1 の出力をそれぞれ前記差動トランジスタ対の共通エミッタに入力し、前記差動トランジスタ対のベースを入力とし、前記第 1 および第 2 のカレントミラー回路の第 2 の出力から差動電流出力を得る手段とにより構成されたブリッドドライバー回路を備え、前記ブリッドドライバー回路の差動電流出力に、それぞれ電流源を接続し、この接続点にそれぞれエミッタ接地またはコレクタ接地トランジスタを接続し、このエミッタ接地トランジスタのコレクタとコレクタ接地トランジスタのエミッタの接続点からシングルエンドプッシュプル出力を得るシングルエンドプッシュプル出力回路を接続してなることを特徴とするドライバー回路。

【請求項 4】 前記シングルエンドプッシュプル出力回路のエミッタ接地トランジスタのエミッタとコレクタ接地トランジスタのエミッタに、それぞれカレントミラー回路から成る電流増幅手段を接続し、該電流増幅手段のそれぞれの出力の接続点からシングルエンドプッシュプル出力を得るようにしてなることを特徴とする請求項 3 に記載のドライバー回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】この発明は、回路の出力負荷を駆動するための、いわゆるドライバー回路に関し、特に低インピーダンス負荷を高速に大振幅駆動するような、例えば圧電体超音波振動子を用いたインクジェットプリンタに適する。

【0002】

【従来の技術】インクジェットプリンタ装置におけるインク滴の飛翔方法は、熱電極を用いインク滴の熱膨張を利用したいわゆるバブルジェット方式と、ピエゾ素子で発生させた圧力を利用したピエゾ方式が一般に良く知られているが、もう 1 つの方法として圧電体超音波振動子から発生させた超音波の圧力でインク滴を飛ばす超音波インクジェット方式がある。

【0003】図 4 を用いて、従来の超音波インクジェットプリンタ装置について説明する。この装置は、バースト信号源 1 からの信号を極性制御部 2 で極性制御（または位相制御）し、ブリッドドライバー回路 4 とシングルエンドプッシュプル出力回路 5 から成るドライバー回路 3 で電力増幅して圧電体超音波振動子 6 を駆動し、この圧電体超音波振動子 6 から発生する超音波の圧力でインク滴を飛ばすようにしたものである。

【0004】この超音波インクジェット方式の場合、飛翔されるインク滴の大きさは、圧電体超音波振動子 6 を駆動するバースト信号の周波数に反比例するので、通常数十 MHz 程度の比較的高い周波数を用いる。インク滴を飛ばすための超音波圧力を得るためには、かなりの電圧振幅が必要である。また、圧電体超音波振動子 6 のインピーダンスは、材質にもよるが数百 Ω からせいぜい数 K Ω と低い値である。

【0005】従って、超音波インクジェットプリンタ装置におけるドライバー回路には低インピーダンス負荷にも関わらず、高速で大振幅出力が可能な高い駆動能力が求められる。更には、図 4 には圧電体超音波振動子は 1 素子しか示していないが、実際には印刷幅や印字密度の応じた多数の素子があり、当然それに見合うだけのドライバー回路が必要となる。

【0006】その場合、ドライバー回路での消費電力が問題になる。そこで、印字そのものは連続動作する必要がなく間欠的に動作すればよいので、印字しない間はドライバー回路の動作を止め、ドライバー回路の電力制御を行っている。このようなドライバー回路として、例えば特開平 6-310950 号のようなものがある。これを図 5 に示す。

【0007】図 5 の回路は、エミッタ接地の第 1、第 2 のトランジスタ Q1、Q2 の共通ベースに入力 V_{in} を入力し、それぞれのコレクタはそれぞれ第 3、第 4 のトランジスタ Q3、Q4 のベースに接続するとともに、抵抗 R1、R2 を介して電源 V_{cc} に接続する。第 3 のトランジスタ Q3 はエミッタ接地しており、コレクタは第 5 のトランジスタ Q5 のベースに接続するとともに、第

3

3の抵抗R3を介して電圧源Vccに接続する。第4のトランジスタQ4のエミッタは第6のトランジスタQ6のベースに接続するとともに、第6の抵抗R6を介して接地点GNDに接続する。Q4のコレクタは第4の抵抗R4を介して電圧源Vccに接続する。第5のトランジスタQ5のコレクタは第5の抵抗R5を介して電圧源Vccに接続し、エミッタはエミッタ接地の第6のトランジスタQ6のコレクタに接続する。第5のトランジスタQ5のエミッタと第6のトランジスタQ6のコレクタの接続点から出力Voutを得る。

【0008】このように構成したドライバー回路によれば、PNPトランジスタに比べ高周波に適したNPNトランジスタで全て構成しているので高速動作が可能であり、しかも第5、第6のトランジスタQ5、Q6が同時にONすることもないので貫通電流による破壊を防ぐことができる。さらに出力ダイナミックレンジが広くとれるので、比較的低電圧でも動作可能というメリットがある。

【0009】しかしながら、いくつかの点で問題がある。例えば、入力エミッタ接地トランジスタQ1、Q2のベースであるので、ベース・エミッタ順方向電圧VFをしきい値として、出力VoutがLo/Hiとなる。ベース・エミッタ順方向電圧VFは、およそ0.7Vでほぼ一定ある。従って、前段回路とのインターフェースはこれに制約され、しかも比較的低い電圧であるため前段回路の出力回路の設計が難しいという問題がある。

【0010】また低インピーダンス負荷をドライブする場合、既に述べたように殆どの消費電力を占めるドライバー回路の電力を制御し低消費電力化を図る必要があるが、図5の回路によれば電源電圧Vccを制御するしか方法がない。しかもその場合でも出力端をフローティング状態にするような完全な電力制御ではないので、事実上電力制御ができない。

【0011】

【発明が解決しようとする課題】上記した従来のドライバー回路を備えた超音波インクジェットプリンタでは、前段回路とのインターフェースが難しい点と、電力制御ができず低消費電力化を図りにくい、という問題があった。

【0012】この発明は、例えば超音波インクジェットプリンタに用いて好適なプリドライバー回路およびそれを用いたドライバー回路を提供することにある。

【0013】

【課題を解決するための手段】上記した課題を解決するために、この発明では、信号源からの発生した信号を入力し、出力信号の位相または極性を制御する極性制御手段と、それぞれのベースに前記極性制御手段の出力を入力するとともに、電流源をそれぞれのコレクタ負荷とし、共通エミッタを備えた差動トランジスタ対と、それ

4

ぞれ第1および第2の出力を有する第1および第2のカレントミラー回路に、前記差動トランジスタ対の各コレクタから出力される電流を入力するための第1および第2の電流路と、前記第1および第2のカレントミラー回路の第1の出力をそれぞれ前記差動トランジスタ対の共通エミッタに入力し、前記差動トランジスタ対のベースを入力とし、前記第1および第2のカレントミラー回路の第2の出力から差動電流出力を得る手段とからなることを特徴とする。

10 【0014】また、信号源から発生した信号を入力し、出力信号の位相または極性を制御する極性制御手段と、それぞれのベースに前記極性制御手段の出力を入力するとともに、電流源をそれぞれのコレクタ負荷とし、共通エミッタを備えた差動トランジスタ対と、それぞれ第1および第2の出力を有する第1および第2のカレントミラー回路に、前記差動トランジスタ対の各コレクタから出力される電流を入力するための第1および第2の電流路と、この第1および第2のカレントミラー回路の第1の出力をそれぞれ前記差動トランジスタ対の共通エミッタに入力し、前記差動トランジスタ対のベースを入力とし、前記第1および第2のカレントミラー回路の第2の出力から差動電流出力を得る手段とにより構成されたブリッドドライバー回路を備え、前記ブリッドドライバー回路の差動電流出力に、それぞれ電流源を接続し、この接続点にそれぞれエミッタ接地またはコレクタ接地トランジスタを接続し、このエミッタ接地トランジスタのコレクタとコレクタ接地トランジスタのエミッタの接続点からシングルエンドプッシュプル出力を得るシングルエンドプッシュプル出力回路を接続してなることを特徴とする。

20 【0015】上記した手段により、入力バイアスの制約をなくすることができるばかりか、差動入力形式であるためIC化にも適している。また、電流源からの電流により自己バイアスされる回路構成としたため、電流源を制御することで回路動作を完全にON/OFFでき、その結果、出力端をフローティング状態にでき、完全な電力制御が可能となり、低消費電力化が実現できる。

【0016】

【発明の実施の形態】以下、この発明の実施の形態について、図面を参照しながら詳細に説明する。図1は、この発明のプリドライバー回路の一実施の形態について説明するための回路図である。図1において、バースト信号源1で発生されたバースト信号を、極性制御部2で極性制御（または位相制御）し、プリドライバー回路4のエミッタが共通接続された差動トランジスタ対Q1、Q2のベース間に入力Vinを入力する。

40 【0017】差動トランジスタ対Q1、Q2のコレクタには、共通ベースをバイアス電圧Vbに、共通エミッタを電源電圧Vccに接続された電流源として動作するトランジスタQ3、Q4のコレクタをそれぞれ接続する。差動トランジスタ対Q1、Q2のうち、Q1のコレクタ

5

は第1の電流路I1として動作するダイオードまたはダイオード接続されたトランジスタQ5, Q6を介してベースが共通接続されたトランジスタQ10, Q11のベースに接続する。トランジスタQ10, Q11の共通ベースはダイオードまたはダイオード接続されたトランジスタQ9を介して接地する。トランジスタQ2のコレクタは、第2の電流路I2として動作するダイオードまたはダイオード接続されたトランジスタQ7, Q8を介してベースが共通接続されたトランジスタQ13, Q14のベースに接続する。トランジスタQ13, Q14の共通ベースはダイオードまたはダイオード接続されたトランジスタQ12を介して接地する。また、差動トランジスタ対Q1, Q2のコレクタ間に互いに逆方向に接続された2つのダイオードまたはダイオード接続されたトランジスタQ15, Q16を接続する。

【0018】第1の電流路I1からの電流を入力とし、トランジスタQ10のコレクタを第1の電流出力端とし、トランジスタQ11のコレクタを第2の電流出力端として第1のカレントミラー回路CM1を構成する。第2の電流路I2からの電流を入力とし、トランジスタQ13のコレクタを第1の電流出力端とし、トランジスタQ14のコレクタを第2の電流出力端として第2のカレントミラー回路CM2を構成する。

【0019】第1および第2のカレントミラー回路CM1, CM2のそれぞれ第1の電流出力端であるトランジスタQ10のコレクタ、トランジスタQ13のコレクタを、差動トランジスタ対Q1, Q2の共通エミッタにそれぞれ接続し、第1および第2のカレントミラー回路CM1, CM2の第2の電流出力端であるQ11コレクタ、Q14コレクタから電流出力を得るようにしたもの

である。

【0020】なお、トランジスタQ15, Q16は差動トランジスタ対Q1, Q2がスイッチング動作により一方がON、他方がOFFとなったときに差動トランジスタ対Q1, Q2のどちらかが飽和するのを防ぐためのものである。

【0021】図1のプリドライバ回路4の動作について説明する。入力Vinが極性制御部2より与えられると、差動トランジスタ対Q1, Q2の一方がオン、他方がオフとなる。このため差動トランジスタ対Q1, Q2の共通エミッタに供給される第1および第2のカレントミラー回路CM1, CM2のそれぞれ第2の電流出力であるトランジスタQ10またはQ13のコレクタ電流は、差動トランジスタ対Q1, Q2のどちらか一方のコレクタのみに出力する。差動トランジスタ対Q1, Q2のコレクタ電流出力は、電流源トランジスタQ3, Q4のコレクタ電流と合成され、その合成による差分電流がそれぞれ第1および第2の電流路を介して第1および第2のカレントミラー回路CM1, CM2に入力する。第1および第2のカレントミラー回路CM1, CM2から

6

はそれぞれ入力電流に応じた第1および第2の電流出力を得る。この第2の電流出力は再び差動トランジスタ対Q1, Q2の共通エミッタに供給する。例えばトランジスタQ1がオン、Q2がオフとすると、トランジスタQ1のコレクタから電流出力されるが、トランジスタQ2のコレクタからは電流出力されない。

【0022】従って、第1の電流路I1には電流源トランジスタQ3のコレクタ電流からトランジスタQ1のコレクタ電流を減算した差分電流が流れる。第2の電流路I2には電流源トランジスタQ4のコレクタ電流がそのまま流れる。これらの電流は、第1および第2のカレントミラー回路CM1, CM2に入力し、それぞれの第2の電流出力であるトランジスタQ10またはQ13のコレクタ電流は、差動トランジスタ対Q1, Q2の共通エミッタに供給する。この共通エミッタに供給される電流は、差分電流分だけ電流源トランジスタQ3またはQ4のコレクタ電流より多くなる。が、一連のフィードバック動作により共通エミッタに供給される電流と電流源トランジスタQ3またはQ4のコレクタ電流が等しくなったところで、即ち差分電流がゼロとなると自己バイアスされ安定する。このとき第1および第2のカレントミラー回路CM1, CM2のミラー比を1:1とすると、第1の電流出力であるトランジスタQ11のコレクタ電流Iout1はゼロであり、トランジスタQ14のコレクタ電流Iout2は電流源トランジスタQ3またはQ4のコレクタ電流と等しくなる。

【0023】従って、この第1および第2のカレントミラー回路CM1, CM2の第1の電流出力端からは、電流源トランジスタQ3またはQ4のコレクタ電流にトラックされたレベルを持った電流出力を得ることができる。

【0024】図1のプリドライバ回路は、PNPトランジスタはバイアス電流源として使っているだけで、信号は全てNPNトランジスタで処理しているので非常に高速な動作が可能である。また、プリドライバ回路が差動入力形式であるので、差動トランジスタ対Q1, Q2と、第1および第2のカレントミラー回路CM1, CM2の第2の電流出力端であるトランジスタQ10およびQ13が飽和しないようなバイアス値を選べば良い。また、入力Vinの直流バイアス設定については、直流電圧レベルシフトとしても働く第1および第2の電流路I1, I2のダイオード数を増減すれば任意のバイアス値が選べるようになる。従って、入力Vinが入力される前段の回路とのインターフェースを容易に行うことができる。

【0025】また、回路全体の動作バイアスは、全て電流源であるトランジスタQ3, Q4のコレクタ電流を基準に自己バイアスされるようになっている。即ち、初めトランジスタQ10, Q13はオフし、トランジスタQ1, Q2のコレクタ電流はゼロである。次に、電流源ト

7

ランジスタQ3、Q4からコレクタ電流が流れると、この電流はそのまま第1および第2の電流路I1、I2を
通って、第1および第2のカレントミラー回路CM1、
CM2に入力する。そしてカレントミラー回路の出力で
あるトランジスタQ10およびQ13のコレクタからコ
レクタ電流を流しそれを差動トランジスタ対Q1、Q2
の共通エミッタに入力し、差動トランジスタ対Q1、Q
2のコレクタから電流を出力する。この電流を電流源で
あるトランジスタQ3、Q4のコレクタ電流から減算し
たものが、再び第1および第2のカレントミラー回路C
M1、CM2に入力されるので、カレントミラー回路の
入出力電流の和と電流源であるトランジスタQ3、Q4
のコレクタ電流が等しくなる。

【0026】従って、電流源であるトランジスタQ3、
Q4のコレクタ電流を、ON/OFF制御することで、
回路の消費電力を制御することで、省電力化を図ること
ができる。

【0027】図2は、図1のプリドライバー回路を前段
に用いた、この発明のドライバー回路の一実施の形態に
ついて説明するための回路図である。図1と同一の機能
部分には同一の符号を付し、ここでは異なる部分につい
て説明する。

【0028】すなわち、トランジスタQ11、Q14の
コレクタとそれぞれコレクタを接続し、エミッタを電圧
源Vccに接続し、トランジスタQ17、Q18の共通
ベースを電流源トランジスタQ3、Q4の共通ベースに
接続して電流源とする。さらにトランジスタQ11とQ
17の共通コレクタを、コレクタを電圧源に接続したト
ランジスタQ19のベースに接続する。トランジスタQ
14とQ18の共通コレクタをベースに接続し、エミッ
タを接地点GNDに接続したトランジスタQ20を追加
している。

【0029】このようにして、トランジスタQ19のエ
ミッタとトランジスタQ20のコレクタを互いに接続
し、その接続点からシングルエンドプッシュプル出力V
outを得る。

【0030】図2の動作について説明すると、既に図1
の動作説明で述べたように、第1および第2のカレント
ミラー回路CM1、CM2のミラー比を1:1とする
と、第1の電流出力であるトランジスタQ11コレクタ
電流とQ14コレクタ電流は一方がゼロ、他方が電流源
トランジスタQ3またはQ4のコレクタ電流と等しくな
る。電流源トランジスタQ3またはQ4の半分のコレク
タ電流出力を持つ電流源トランジスタQ17およびQ1
8のコレクタとそれぞれ接続することで、その差電流に
よりベース駆動されるトランジスタQ19、Q20を交
互にON/OFFするので、トランジスタQ19のエミ
ッタとトランジスタQ20は、トランジスタQ4の半分
のコレクタ電流出力を持つ電流源トランジスタQ17お
よびQ18のコレクタとそれぞれ接続することで、その

8

差電流によりベース駆動されるトランジスタQ19、Q
20を交互にON/OFFするので、トランジスタQ1
9のエミッタとトランジスタQ20のコレクタの接続点
からプッシュプル出力を得るようにしている。

【0031】このように構成された回路によれば、全て
の回路動作は電流源トランジスタQ3、Q4およびQ1
7、Q18のコレクタ電流によりON/OFF制御する
ことができる。しかも駆動用トランジスタQ19または
Q20のどちらか一方しかONしないので貫通電流など
によるトランジスタ破壊を防止することができる。

【0032】図3は、図1のプリドライバー回路を前段
に用いた、この発明のドライバー回路の他の実施の形態
について説明するための回路図である。この実施の形態
はトランジスタQ19とQ20をダーリントン構成した
部分が図2の構成と異なるだけである。

【0033】即ち、トランジスタQ19のエミッタには
ダイオードまたはダイオード接続されたトランジスタQ
21とトランジスタQ22のカレントミラー回路からなる
電流アンプ回路を構成している。また、トランジスタ
Q20のコレクタは電圧源Vccに接続し、エミッタに
はダイオードまたはダイオード接続されたトランジスタ
Q23とトランジスタQ24のカレントミラー回路から
成る電流アンプ回路を構成している。トランジスタQ2
1とQ22の共通エミッタとトランジスタQ24のコレ
クタを接続し、この接続点からシングルエンドプッシュ
プル出力Voutを得ようとしている。

【0034】この実施の形態の動作は、図2の実施例と
ほぼ同じである。異なるのは、交互にON/OFFする
ベース駆動されるトランジスタQ19、Q20を、それ
ぞれ単独で出力トランジスタとして使うのではなく、カレ
ントミラー回路形式としたダーリントン構成とした点で
ある。

【0035】トランジスタQ19のエミッタ電流は、カ
レントミラー回路形式としたダーリントン構成であるト
ランジスタQ21、Q22により電流増幅し、トランジ
スタQ21カソードとQ22エミッタの接続点から電流
出力する。一方、トランジスタQ20のエミッタ電流
は、カレントミラー回路形式としたダーリントン構成で
あるトランジスタQ23、Q24により電流増幅し、ト
ランジスタQ24のコレクタから電流出力する。従っ
て、トランジスタQ21カソードとQ22エミッタの接
続点とトランジスタQ24のコレクタの接続点から電流
増幅されたプッシュプル出力を得る。

【0036】この実施の形態では、図2の回路に比ベ
電流アンプ回路を追加しているので出力できる電流が強化
され、より低インピーダンスな負荷に対しても余裕を持
って駆動できる。また、カレントミラー回路形式を取ら
ない、つまりトランジスタQ21とQ23のないダーリ
ントン構成では、後段のトランジスタQ22、Q24の
比較的小さなベース電流が前段のトランジスタであるト


ランジスタQ19およびQ20のバイアス電流になるため、前段トランジスタQ19およびQ20のベース蓄積時間が長くなり、高速でのON/OFF動作が困難になる。これに対し、特にトランジスタQ21とトランジスタQ22のカレントミラー回路およびトランジスタQ23とトランジスタQ24のカレントミラー回路のミラー比を適当に選ぶことで、トランジスタQ19およびQ20のバイアス電流を適当に増加でき、高速駆動時に問題となるトランジスタQ19およびQ20のベース蓄積時間を短くすることができる。従って、高い駆動能力にも関わらず高速動作が可能となる。

【0037】なお、この発明は上記実施の形態に限定されるものではなく、例えば図1～図3の飽和防止用トランジスタを削除したり、電流路としてダイオードの代わりに抵抗を使ったり、カレントミラー回路を他の回路形式に変更も可能である。また、図3のダーリントン構成をカレントミラー回路からトランジスタQ21またはQ23のないものに変更したりと種々の変形が可能である。

【0038】

【発明の効果】以上説明したように、この発明によれば、入力バイアスを任意に選ぶことができるので、前段回路とのインターフェースが容易であり、特に差動入力形式であるのでIC化が容易というメリットがある。また、全ての回路動作は電流源を基準として自己バイアス

【図1】



されるので、電流源を制御することで電力制御が可能となり、低消費電力化を図ることができる。

【図面の簡単な説明】

【図1】この発明のプリドライバ回路の一実施の形態について説明するための回路図。

【図2】図1の回路を前段に備えた、この発明のドライバ回路の一実施の形態について説明するための回路図。

【図3】図1の回路を前段に備えた、この発明のドライバ回路の他の実施の形態について説明するための回路図。


【図4】この発明を超音波インクジェットプリンター装置に適用した場合の構成例について説明するための回路図。

【図5】従来のドライバ回路について説明するための回路図。


【符号の説明】

1…信号源、2…極性制御部、3…ドライバ回路、4…プリドライバ回路、5…シングルエンドプッシュプル出力回路、Vin…入力、Q1, Q2…差動トランジスタ対、Q3, Q4, Q17, Q18…電流源トランジスタ、Q5, Q6…第1の電流路、Q7, Q8…第2の電流路、CM1…第1のカレントミラー回路、CM2…第2のカレントミラー回路、Vout…出力。


【図4】



【図5】



【図2】



【図3】

